PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

全新溫度量測技術出爐 LED發/散熱可視化付諸實行

2008 年 06 月 06 日

幫主處理器分勞 加速度計接管裝置中斷功能

2012 年 07 月 02 日

浮動閘極NAND面臨微縮瓶頸 3D/電荷擷取技術露鋒芒

2013 年 08 月 05 日

選用量身打造Tx/Rx 無線充電系統效能更犀利

2015 年 12 月 28 日

感測器整合拓應用領域  機器人再增十八般武藝

2018 年 05 月 10 日

具備高度可靠性/安全性 藍牙滿足工業連網應用需求

2019 年 04 月 04 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場